5
Le Xeon « Nehalem » d'Intel intégrera 8 cœurs processeur
- 06-02-2009
Les travaux de recherche sur les systèmes monopuces (SoC) composeront l'essentiel des annonces d'Intel la semaine prochaine lors de l’International Solid State Circuits Conference.
Après la réduction de gravure, l'envolée des fréquences de fonctionnement, les architectures 64 bits et la multiplication des cœurs, les systèmes monopuces (Systems-on-a-Chip, SoC) semblent composer les prochaines évolutions des processeurs. Ils répondront aux limites de la miniaturisation des transistors et à l'augmentation des fréquences d'horloge en intégrant un plus grand nombre de services sur une même pièce de silicium. C'est en tout cas la stratégie d'évolution d'Intel (mais aussi d'AMD avec sa plate-forme Fusion) qui présentera ses travaux en la matière à l'occasion de l’International Solid State Circuits Conference (du 8 au 12 février à San Francisco).
Les composants radio seraient les premiers éléments additionnels. Autrement dit, proposer une sorte de super plate-forme Centrino au travers d'un seul composant et non trois aujourd'hui et qui supporterait Wi-Fi comme Bluetooth, 3G et Wimax. Outre les nouveaux designs que cette solution entraînerait, le SoC apporterait une réponse à la problématique de consommation énergétique tout en faisant baisser les coûts de production et d'intégration. Mark Bohr, senior fellow au technology & manufacturing group d'Intel et directeur de la division process architecture & integration, exposera les nouvelles orientations du fondeur le 9 février.
Intel a récemment commencé à enrichir ses processeurs de composants indépendants. Présenté en novembre 2008, le Core i7 s'appuie sur la nouvelle architecture Nehalem qui intègre le contrôleur mémoire jusqu'à présent dévolue au circuit logique « northbridge ». Une architecture que AMD a adopté pour ses Opteron 64 bits dès 2004, au passage.
Alors que le Core i7 vise les ordinateurs de bureau haut de gamme, Nehalem sera également exploité sur les futurs Xeon, les puces destinées aux serveurs x86. Intel présentera un Xeon Entreprise à 8 cœurs capable de traiter 16 threads (flux d'instructions) simultanément. Soit le double des Xeon actuels. Gravé en 45 nm, le Xeon Entreprise regroupera pas moins de 2,3 milliards de transistors. Moins du double, paradoxalement, des 1,9 milliard de transistors du Core i7 à 4 cœurs. Il disposera de 3 niveaux de cache et de la technologie « high-k » permettant de tailler des portes métalliques à forte permissivité afin de limiter les fuites électriques des processeurs au repos.
Le fondeur de Santa Clara fera également la lumière sur Tukwila, son prochain processeur Itanium à 4 cœurs, doté d'une interface système de six canaux de communication QPI (QuickPath Interconnect) et de quatre canaux d’interconnexion mémoire, et ses solutions pour optimiser l'enveloppe thermique de la puce. Celle-ci est en effet confrontée à une forte consommation de par la large surface (70 centimètres carrés) de sa matrice.
Intel présentera également divers travaux de recherche : sur les connexions radio à 60 GHz au niveau des convertisseurs analogiques-numérique (ADC) qui autoriseront des débits de 5 Gbit/s; sur le premier thermocapteur pour rationnaliser la gestion électrique des puces; sur l'optimisation des circuits d’accélération SIMD (Single Instructions Multiple Data) gravés en 45 nanomètres en vue d'augmenter l'autonomie des appareils nomades; ou encore sur un Xeon monolithique à 6 cœurs permettant d'atteindre 1 millions de transactions TPC-C (test de performances) par minute. Au total, quinze comptes-rendus de recherche sur les puces de demain seront exposés.
